Ansys Exalto adalah solusi perangkat lunak ekstraksi RLCk pasca-LVS yang kuat yang memungkinkan insinyur desain IC memprediksi secara akurat efek kopling elektromagnetik selama fase signoff.
Ansys Exalto adalah solusi perangkat lunak ekstraksi RLCk pasca-LVS yang memungkinkan perancang IC menangkap crosstalk yang tidak diketahui secara akurat di antara blok-blok berbeda dalam hierarki desain dengan mengekstraksi parasit elemen yang disatukan dan menghasilkan model yang akurat untuk penggandengan listrik, magnet, dan substrat. Exalto berinteraksi dengan sebagian besar alat LVS dan dapat melengkapi alat ekstraksi RC pilihan Anda.
Ekstraksi RLCk pasca-LVS Exalto memungkinkan perancang IC secara akurat memprediksi efek kopling elektromagnetik dan substrat untuk signoff pada sirkuit yang sebelumnya “terlalu besar untuk dianalisis”. Model yang diekstraksi dianotasikan kembali ke skema atau netlist, dan mendukung semua simulator sirkuit.
Ansys Exalto menangkap persilangan yang tidak diketahui antara jaring dan blok hierarki dengan mengekstraksi elemen parasit yang disatukan dan menghasilkan model yang akurat untuk penggandengan listrik, magnet, dan substrat. Exalto dapat memodelkan crosstalk antara tingkat hierarki yang berbeda dan menjalankan beberapa skenario “bagaimana-jika” tanpa mengubah skema Anda. Kopling kompleks dalam sirkuit RF sensitif dengan bus digital besar/sinyal kontrol mudah ditangkap menggunakan antarmuka “tunjuk-dan-klik”. Metodologi pengurangan netlist yang unik mengurangi output netlist lebih dari 90%. Exalto berinteraksi dengan semua alat LVS dan melengkapi ekstraktor RC dengan parameter S dan parasit RLCk yang dianotasi kembali untuk desain sebagian atau lengkap.
Ekstrak parasit elemen yang disatukan dan hasilkan model akurat untuk sambungan listrik, magnet, dan substrat untuk sirkuit silikon kompleks yang besar
Menghasilkan model parameter S DC pasif dan kausal yang akurat dan cocok untuk analisis AC, keseimbangan harmonik, dan SP, ditambah model netlist RLCk pasif, kausal, dan sangat ringkas yang cocok untuk analisis transien, pengambilan gambar, dan kebisingan. Netlist RLCk format SPICE selalu dapat disimulasikan.
Ansys Exalto dapat mengekstraksi kopling kapasitif analitik penuh antara induktor overlay dengan perangkat yang mendasarinya. Ini memanfaatkan model intra-perangkat berkarakter pengecoran yang ada untuk kapasitor dan transistor dan kemudian menggabungkan total kapasitansi kopling ke terminal perangkat saja. Exalto memiliki kapasitas dan kecepatan untuk mengekstraksi kopling kapasitif penuh bahkan untuk ribuan perangkat.
Ansys Exalto dibuat dengan mesin pemodelan Ansys – mesin elektromagnetik tercepat di industri. Ini berarti bahwa ekstraksi EM dari jaringan listrik 7 lapis logam padat berukuran 600 um X 400 um memerlukan waktu beberapa menit; model kopling antara semua spiral dalam power amplifier ke jalur digital utama membutuhkan waktu beberapa detik.
Metodologi pengurangan netlist yang unik membuat netlist keluaran menjadi sangat kompak, dengan pengurangan elemen dan node lebih dari 90% dibandingkan dengan netlist asli. Ekstraktor RC tradisional dengan opsi frekuensi tinggi (Lk) tambahan mengalami hambatan kapasitas karena netlist keluaran terlalu besar untuk disimulasikan.
Ansys Exalto berinteraksi secara mulus dengan alat LVS pihak ketiga. Outputnya dapat digabungkan secara otomatis dengan output alat LPE pihak ketiga. Exalto juga mendukung “tampilan yang diekstraksi” dan “netlist yang diekstraksi.”
Sangat penting bagi Ansys agar semua pengguna, termasuk penyandang disabilitas, dapat mengakses produk kami. Karena itu, kami berusaha untuk mengikuti persyaratan aksesibilitas berdasarkan US Access Board (Pasal 508), Panduan Aksesibilitas Konten Web (WCAG), dan format Templat Aksesibilitas Produk Sukarela (VPAT) saat ini.
AKR Tower – 9th Floor
Jl. Panjang no. 5, Kebon Jeruk
Jakarta Barat 11530 – Indonesia